Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка функционирования модуля деления метод...
Збережено в:
| Дата: | 2005 |
|---|---|
| Автори: | , , |
| Формат: | Стаття |
| Мова: | Russian |
| Опубліковано: |
Інститут проблем математичних машин і систем НАН України
2005
|
| Назва видання: | Математичні машини і системи |
| Теми: | |
| Онлайн доступ: | http://dspace.nbuv.gov.ua/handle/123456789/58447 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
irk-123456789-58447 |
|---|---|
| record_format |
dspace |
| spelling |
irk-123456789-584472014-04-05T09:29:38Z Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. Обчислювальні системи Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation. Запропоновано структурну реалізацію 32-розрядного модуля ділення з плаваючою точкою, що відповідає стандарту IEEE-754, в елементному базисі ПЛІС типу FPGA фірми Xilinx, який виконано шляхом поведінкового опису алгоритму мовою VHDL. Реалізовано перевірку функціонування модуля ділення методом моделювання в системі ModelSim Xilinx Edition–MXE II за допомогою перевірочного стенда, який виконано засобами схематичного редактора Engineering Capture System (ECS) та HDL-редактора, що входять до складу системи Xilinx ISE Foundation. The structural realization of the PLD-based of a Xilinx type FPGA 32-bit module of division with a floating point appropriate to the standard IEEE-754, executed by using the behavioral description of algorithm by language VHDL is offered. The check of functioning of the module of division by a method of modeling in system ModelSim Xilinx Edition–MXE II with the help of the verifying stand executed by means of the schematic editor Engineering Capture System (ECS) and the HDL-editor, Xilinx ISE Foundation system, included in structure is realized. 2005 Article Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. 1028-9763 http://dspace.nbuv.gov.ua/handle/123456789/58447 004.315.5 ru Математичні машини і системи Інститут проблем математичних машин і систем НАН України |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| language |
Russian |
| topic |
Обчислювальні системи Обчислювальні системи |
| spellingShingle |
Обчислювальні системи Обчислювальні системи Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL Математичні машини і системи |
| description |
Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой,
соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx,
выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка
функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с
помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture
System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation. |
| format |
Article |
| author |
Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. |
| author_facet |
Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. |
| author_sort |
Опанасенко, В.Н. |
| title |
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_short |
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_full |
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_fullStr |
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_full_unstemmed |
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_sort |
проектирование модулей с плавающей точкой на плис с использованием языка vhdl |
| publisher |
Інститут проблем математичних машин і систем НАН України |
| publishDate |
2005 |
| topic_facet |
Обчислювальні системи |
| url |
http://dspace.nbuv.gov.ua/handle/123456789/58447 |
| citation_txt |
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. |
| series |
Математичні машини і системи |
| work_keys_str_mv |
AT opanasenkovn proektirovaniemodulejsplavaûŝejtočkojnaplissispolʹzovaniemâzykavhdl AT saharinvg proektirovaniemodulejsplavaûŝejtočkojnaplissispolʹzovaniemâzykavhdl AT lisovyjan proektirovaniemodulejsplavaûŝejtočkojnaplissispolʹzovaniemâzykavhdl |
| first_indexed |
2023-10-18T18:32:10Z |
| last_indexed |
2023-10-18T18:32:10Z |
| _version_ |
1796144474576912384 |